В этом видео мы расскажем об инструментах по оптимизации времени задержки сигналов в программном решении iCD Stackup Planner. Используя эти инструменты, инженер разработчик печатных плат может рассчитать задержку сигналов, например, при трассировке топологии с высокоскоростными сигналами DDR.

iCD Stackup Planner поддерживает обмен данными с популярными САПР для разработки электроники:

• Altium Designer (версии 14-22).
• Cadence OrCAD, Cadence Allegro.
• Siemens EDA (Mentor Graphics) PADS, Siemens EDA (Mentor Graphics) HyperLynx.
• IPC-2581.

Дополнительная информация о iCD Stackup Planner: https://www.elm-c.ru/icd-design-integrity

По вопросам приобретения и тестирования программных решений компании iCD, пожалуйста, обращайтесь по телефону +7(495)005-51-45 или по адресу электронной почты: info@elm-c.ru

‍